平4-37168 ⑫公開特許公報(A)

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成4年(1992)2月7日

29/784 H 01 L 21/76 27/12

9169-4M D

7514-4M 9056-4M

H 01 L 29/78

3 1 1 G

審査請求 未請求 請求項の数 5 (全8頁)

半導体装置及びその製造方法 の発明の名称

> 和特 類 平2-143648

頤 平2(1990)6月1日 忽出

谷 @発明 松 老

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

富士通株式会社 の出 願

神奈川県川崎市中原区上小田中1015番地

弁理士 北野 好人 20代理人

1. 発明の名称

半導体装置及びその製造方法

2. 特許請求の範囲

1. 絶録層上に形成された半導体層と、

前記半導体層に形成されたソース領域およびド レイン領域と、

前記ソース領域と前記ドレイン領域との間に形 成されたチャネル領域と、

前記チャネル領域上部にゲート絶縁膜を介して 形成されたゲート電極と、

を有するn型MOSトランジスタを構えた半等 体装置において、

前記ゲート電極は、前記半導体表面よりも高い フェルミレベルを有する構造であり、

前記ゲート絶録膜は、負の固定電化を有し、

前記n型MOSトランジスタは、エンハンスメ ント型であること

を特徴とする半導体装置。

絶録層上に形成されたSi単結品層と、 前記Si単結品層に形成されたソース領域およ びドレイン領域と、

前記ソース領域とドレイン領域との間に形成さ れたチャネル領域と、

前記チャネル領域上部にゲート絶縁膜を介して 形成されたゲート電極と

を有するn型MOSトランジスタを備えた半導 体装置において、

前記ゲート電極は、n型ポリシリコン、もしく はn型ポリシリコンと高融点金属とを順に重ねた 構造、もしくはn型ポリシリコンと高融点金属シ リサイドとを順に重ねた構造によりなり、

前記ゲート絶縁膜は、負の固定電声を有し、

前記n型MOSトランジスタは、エンハンスメ ント型であること

を特徴とする半導体設置。

絶縁層上にSi 単結晶層を形成する第1 の工程と、

育記SI単結品層にソース領域とドレイン領域を形成する第2の工程と、

情記ソース領域と前記ドレイン領域との間に、 チャネル領域を形成する第3の工程と、

育記チャネル領域上部に負の固定電荷を有する ゲート絶縁膜を形成する第4の工程と、

前記ゲート絶縁膜上にn型ポリシリコン、もしくはn型ポリシリコンと高融点金属とを順に重ねた構造、もしくはn型ポリシリコンと高融点金属シリサイドとを順に重ねた構造によりなるゲート電極を形成する第5の工程と

を有することを特徴とする半導体装置の製造方法。

4. 請求項3記載の半等体装置の製造方法において、

前記第4の工程は、

前記ゲート絶縁膜をAI溶液に浸して、前記ゲート絶縁膜中にAIを注入することにより前記負の固定電荷を形成すること

を特徴とする半導体装置の製造方法。

を有する n型MOSトランジスタを備えた半導体 装置において、前記ゲート電便は、前記半導体表 固よりも高いフェルミレベルを有する構造であり、 前記ゲート絶縁膜は、負の固定電化を有し、前記 n型MOSトランジスタは、エンハンスメント型 であるように構成する。

[産業上の利用分野]

本発明はSOI 基板を用いて形成された半導体 装置及びその製造方法に関する。

[従来の技術]

近年、素子の微細化、高速化に伴い、SOI (Silicon on insulator 又はSemiconductor on insulator 又はSemiconductor on insulator) 基板、特に1000A以下の薄膜SO[基板に形成されたMOSデバイスに対する関心が高まってきている。

従来の薄膜SOI構造を第4回に示す。

支持基板100上に薄膜501基板1が形成さ

5. 請求項3記載の半導体装置の製造方法において、

前記第4の工程は、

前記ゲート絶縁膜中にAstをイオン注入することにより前記負の固定電荷を形成することを特徴とする半導体装置の製造方法。

3.発明の詳細な説明

[數要]

SOI差板を用いて形成された半導体装置及び その製造方法に関し、

薄膜SOI基板を用いn型ポリシリコンゲート を有するエンハンスメント型の半導体装置及びそ の製造方法を提供することを目的とし、

絶縁層上に形成された半導体層と、前記半導体層に形成されたソース領域およびドレイン領域と、 前記ソース領域と前記ドレイン領域との間に形成されたチャネル領域と、前記チャネル領域上部に ゲート絶縁膜を介して形成されたゲート電極と、

れている。薄膜SOI基板1は、絶縁層101と 絶縁層101上のS1単結晶層102で構成され ている。Si単結晶層102には、ソース領域1 0とドレイン領域11の間にチャネル領域20が 形成され、チャネル領域20上にゲート酸化膜1 4を介してゲート電極9が形成されている。

従来のSOI基板は、トレンチ・アイソレーション(溝分離)と組み合わせて使用することにより、ラッチアップを完全に防止できる等の利点に止まっていたが、SOI基板を薄膜化することにより、象子の鉄細化が可能になるという利点も生じた。

SOI基板を薄膜とすることにより、容易にSi単結晶層の厚さを決く形成することが可能であり、さらにドレイン領域下の空乏層が拡がらず、ゲート電界の制御能力(コントローラビリティ)が向上するので、ショートチャネル効果を減少させることもできる。

第5回に従来の通常腹厚のSOI差板と薄膜S OI差板のエネルギバンド回を示す。同因におけ る破骸は、フラットパンド状態を示している。

従来の通常膜厚SOI基板のエネルギバンドは、 蓄積状態において、ゲート酸化膜との界面付近が 下方に曲がっている(同図(a)実線)。

バンドが下方に曲がっていることにより、チャ ネルと垂直方向(深さ方向)に電場が生じ、チャ ネルに沿って電子が移動しようとしても、ゲート 酸化膜側に電子が吸い寄せられ、チャネルに沿っ て進む電子のモビリティ(移動度)を低下させる。 すなわちキャリアのモビリティが上がらず、電流 利待率月が小さくなってしまう。

それに対して、薄原SO1基板の場合はゲート酸化膜との界面付近のバンドの曲がりが少ない(同図(b)実線)、従って、チャネルに垂重な電界は減少し、チャネルに水平な電界が主になる。すなわち、トランジスタに流れるキャリアのモビリティが上昇する。その結果、電流利得率8が向上する。また、ドレインの電流・電圧特性であるId/Vdカーブの複形領域の勾配が大きくなり、ドレイン

ルの差分だけゲート電圧を増加させると基板側が 空乏状態となる。ゲート電圧をさらに増加すると パンドは上方に曲げられ、p型シリコン基板の表 面は反転する。SOI基板の膜厚が薄いと、この 反転層の部分のみが基板の領域になる。

従って、完全空乏化の状態で使用するMOSトランジスタの間値電圧Vthは、浮膜SOI基板の基板濃度に依存せず、ゲート電を材と得膜SOI基板との仕事関数差、およびゲート酸化膜材に依存して決定される一定の値に収束する傾向がある。

また、通常基板のトランジスタの場合、パンチスルーの同題があるが、薄膜SOI基板の場合は酸化膜で基板と素子が分離されているので空乏層が広がることがない。従って、薄膜SOI基板を用いると基板濃度を薄くすることができる。

薄膜SOI基板を完全空乏化させた状態で使用 し、薄膜SOI基板の不純物濃度を減少又は全く 不純物を添加せずに使用すると、不純物散乱によ るキャリアのモビリティ劣化を抑えることができ の電流・電圧特性が向上するという効果を生じる。 第6回は、ゲートの関値電圧VthのSO1基 板の厚さに対する特性を示す図である。

図中A線は茎板濃度が1×10¹⁴cm⁻³、B線は茎板濃度が1×10¹³cm⁻³、C線は差板濃度が1×10¹⁴cm⁻³の場合の特性を示している。

太線部は、チャネル領域が完全空乏化領域であることを示す。

A線の場合、SOI基板が3000A以上の厚さになるとVthは一定となる。SOI基板厚が3000A以下の輝さになってくると、SOI基板の膜厚に依存して直線的にVthが低下してくる。A線よりも基板濃度が低いB線あるいはC線においても、同様にSOI基板の膜厚に比例してVthが低下してくる。

S O 1 差板の原厚が薄くなるほど、差板濃度の相違にかかわらず V t h が一定値に収束する傾向にある。

ゲート電極にn型ポリシリコンを用いたp型シリコン基板の場合、ゲートと基板のフェルミレベ

る。従って、素子の高速化が図れる。

結局、薄膜SOI基板を用いると、素子の敵細化が可能になり、基板濃度のバラツキによらず関値電圧Vthの安定化を図ることができ、さらに、SOI基板の有する絶縁層によりSi単粧品層下の空乏層容量を無視できるという利点が生じる。

従来のMOS製造プロセスにおけるゲート材料として、リンなどを不純物に含む n型ポリシリコンがある。不純物にリンを用いるのは、無処理に対してもポリシリコン中のリンが安定で、基板中に拡散したり突き抜けることがないからである。

また、パッシベーション効果を有するため、たとえばゲートパターニング時のレジストから、アルカリ金属等がゲート電極、酸化膜さらに基板界面まで侵入することを防止することができるなどの効果が大きいからである。

[発明が解決しようとする課題]

ところが、 n チャネルのトランジスタを形成する際、 7 腰 S O I 基板において完全空乏化または

部分至乏化が進んだ状態で使用しようとすると、 ゲートが π 型ポリシリコンではディブリージョン 型のトランジスタになってしまう。

ゲート電極にp型ポリシリコンを用いたp型シリコン基板の場合にはこのような問題は生じない。そこで、仕事関数差を考慮すればp型ポリシリコンゲートを用いることも考えられるが、熱処理工程においてp型ポリシリコン中のB(ポロン)等の不能物が基板まで突き抜けてしまい、基板過度を増加させるおそれがある。

割送のように、基板濃度が増加するとキャリアのモビリティが下がる。従って、P型ボリシリコンをゲート電極の形成に用いると、薄膜SOI基板を低濃度化できず、素子の高速化が図れなくなるという問題がある。

また、p型ポリシリコンを用いた場合はパッシベーション効果を持たないため、レジストからの金属汚染等による、関値電圧の変動やゲート酸化展の耐圧劣化等の問題を起こしやすくなる。

従って、薄膜SOI基板を用いるうえでp型ポ

る構造であり、前記ゲート絶縁膜は、負の固定電化を有し、前記 n 型MOSトランジスタは、エンハンスメント型であることを特徴とする半導体装置によって達成される。

[作用]

本発明によれば、薄膜SOI基板を用いれ型ボ

リシリコンの使用は避ける必要がある。また他の 材料について安定したプロセスを確立することは 難しい。

以上の理由から、n型ポリシリコンゲートを用いた薄膜SOIデバイスを使用する必要性は高まっている。

本発明の目的は、薄膜SOI基板を用いれ型ボリシリコンゲートを有するエンハンスメント型の半導体装置及びその製造方法を提供することにある。

[課題を解決するための手段]

リシリコンゲートを有するエンハンスメント型の 薄膜SOIデバイスを実現することができる。

[実施例]

本発明の第1の実施例による半導体装置を第1 図を用いて説明する。

本実施例は、n型ポリシリコンゲートを用いて、 薄膜SOI基板のn型MOSトランジスタをエン ハンスメント型にするために、ゲート絶縁膜中に 負の固定電荷を形成したことを特徴としている。

支持基板100上に例えば厚さ0.1μmの薄膜SOI基板1が形成されている。薄膜SOI基板1は絶縁層101と絶縁層101上のSi単結晶層102で構成されている。

Si単結品層102の図中左側は、NMOS領域Nである。ソース領域10とドレイン領域11 上にそれぞれソース電径12とドレイン電極13 が形成されている。ソース領域10とドレイン領域11の間にチャネル領域20が形成され、チャネル領域20上に固定電荷7を有するゲート酸化 膜14が形成されている。ゲート酸化製14上に ゲート電板9が形成されている。

S1単結品層102の図中右側は、PMOS領域Pである。ソース領域10とドレイン領域11上にそれぞれソース電極12とドレイン電極13が形成されている。ソース領域10とドレイン領域11の同にチャネル領域20が形成され、チャネル領域20上に固定電荷7を有しないゲート酸化膜15上にはゲート電極9が形成されている。

SI単結品層102のNMOS領域NとPMO S領域Pは素子分離膜2で分離されている。

本発明の第1の実施例による半導体装置の製造 方法を第2図を用いて説明する。

支持基板100上に、SIMOXにより〇*イオンを打ち込み、アニールしてSiO2層を0.3μm以下、例えば0、1μm程度形成した、基板濃度の薄いSOI基板1を出発材料とする、薄膜SOI基板1上に、例えばLOCOSアイソレーションによる素子分離膜2を形成した後、厚さ

その後は通常の工程により、ソース領域10およびドレイン領域11上にコンタクト窓を形成し、ソース電極12およびドレイン電極13を形成し、工程を終了する(第2図(d))。

以上でnチャネルMOS側のゲート酸化膜14 中に負の固定電荷を発生させた薄膜SOI構造の 素子が形成される。

本実施例による半導体装置の製造方法を用いれば、負の固定電荷が作る電界により、 n チャネルトランジスタのディブリージョン 化を防止することができ、 しかも従来どおり、 n 型ポリシリコンゲートを使用することができる。

ゲート酸化膜中の電界は固定電荷であり、熱処理にも安定であるため、間値電圧Vthの交換を招くこともない。プロセス的にも、従来のVthロントロールのためのイオン注入工程を置き換えただけになるので、製造工程が増加することも表ない。また、ゲート絶縁膜は、本実施例におけ、Siphの発展、またはこれらと10N、Taroの電子は固定を表現しています。Naroを表現しています。Naroを表現しています。Naroを表現していませば、またはこれらと

200Aでゲート酸化を行いゲート酸化膜3を形成する(第2図(a))、

次に、レジスト4をパターニングし、nチャネルMOSを形成するため、nチャネルMOS形成 領域Nのみを露出させる。その後、Alを1000ppm含むAl水溶液6中に浸す(第2図(b))。

次に、低ダメージダウンフローアッシングによりこのレジスト4を剥離し、温度1000℃のNa 雰囲気中で20分間の熱処理を行う。

以上の処理により、NMOS領域Nのゲート酸化膜3中にAIによる負の固定電荷7を形成させることができる(第2図(c))。

この後、厚さ3000Aでn型ポリシリコンを成長させた後パターニングを行い、ゲート酸化度14および15上にゲート電極9を形成する。次に不統物をイオン注入することにより、NMOS領域Nにn+層のソース領域10とドレイン領域11を形成する。

SiO:の積層膜でもよい。

本発明の第2の実施例による半導体装置の製造 方法を第3図を用いて説明する。

本実施例は、第1の実施例の製造工程において 差板をA1溶液に没す際に、PMOS領域Pのゲート酸化腺3上に、固定電荷を発生させないため 形成したレジスト4に変えて、ポリシリコン等を 用いたことに特徴がある。

薄膜SOI基板1上に、素子分離膜2を形成した後、ゲート酸化を行いゲート酸化膜3を形成する工程は第1の実施例と同様である。

次に、ゲート酸化膜3上に例えばポリシリコン 8を成長させる(第3図(a))。

次に、ポリシリコン 8 上に第 1 の実施例と同様にレジスト 4 をパターニングし、レジスト 4 をマスクとしてポリシリコン 8 をエッチングする (図示せず)。

エッチング方法は低ダメージのダウンフロー型 ドライエッチング又は、HFとHNO,の混合液 によるウエットエッチング等が挙げられる。nチ

特開平4-37168(6)

ャネルMOSを形成するため、 n チャネルMOS 形成領域 N 閉のポリシリコン 8 を除去する。

レジスト4を剥離した後、第1の実施例と同様 に基板をA1溶液に浸す(第3図(b))。

この方法の場合、A』 溶液に基板を浸す際のマスクとしてポリシリコンを使用するので、レジストを用いる場合よりも、ゲート絶縁展の汚染を防止できる。

この後、ポリシリコン8を前述と同じ方法で除去し、ゲート電極形成用ポリシリコンを再び成長させる。この後の工程は第1の実施例と同様に行う。

本発明の第3の実施例による半導体装置の製造方法を説明する(図示せず)。

第1 および第2 の実施例においては、A』を酸化膜中に注入する方法として、A』 溶液からの拡散を用いたが、イオン注入法を用いることもできる。

イオン注入量を $1 \times 10^{13} \sim 1 \times 10^{13} cm^{-2}$ 、加速エネルギを5 k e V で A J のイオン注入をす

く、自由に村科等を変更することができる。一般 にゲート電極村のフェルミレベルがSOI基板の フェルミレベルよりも高い場合において広辺に用 いることができるものである。例えば n型ポリシ は n型ポリシリコンと高融点金属シリサイドとを 順に重ねた構造でもよい。

また、出発材料としての基板温度の薄いSOI 基板は、SIMOXにより形成されたものだけでなく、例えばウェーハ貼合せ、またはポリシリコンのゾーンメルト化したものでもよい。

[発明の効果]

以上の通り、本発明によれば、エチャネルトランジスタのディブリージョン化を防止することができ、従来どおりエ型ポリシリコンゲートを使用し、製造工程も増加しない半等体装置を実現することができる。

4. 図面の簡単な説明

る。このとき、投影兼程 R p = 80 人、標準偏差 Δ R p = 40 人であるから、200 人の厚さのゲート酸化膜3を突き抜けることはほとんどない。 従って S i 単結品層 102 の不純物濃度が上昇することがない。

また、イオン注入を行う不純物としてトリメチ ルアルミを用いれば、通常用いられる程度の高加 速のエネルギでイオン注入を行うことができる。

イオン注入時のマスク材は第1および第2の実 施例で示したレジスト又はポリシリコン等の材料 を用いることができる。

本発明は上記実施例に限らず種々の変形が可能である。

例えば、素子間に形成した素子分離膜はLOCOS分離だけでなくメサ構造による素子分離でも

また、上記実施例では、ゲート電極の n 型ポリシリコン電極を p 型シリコンからなる素子領域上に形成する場合について述べたが、本発明におけるゲート電極は、上記実施例に限定されることな

第1図は本発明の第1の実施例による半導体装置を示す図、

第2図は本発明の第1の実施例による半導体装 間の製造方法を示す図、

第3回は本発明の第2の実施例による半導体装置の製造方法を示す図、

第4回は従来の薄膜SOI基板を示す図、

第5回は従来のSOI基板のエネルギバンドを 示す図、

第6図はSOI基板の厚さに対する関値電圧の 特性を示す図 である。

図において、

1…薄膜SOI基板

2 … 素子分離原

3 … ゲート 骸 化 嶽

4…レジスト

6 ··· A J 水溶液

7…固定電荷

特開平4-37168(ア)

8…ポリシリコン

9 -- ゲート電極

10…ソース仮址

11…ドレイン領域

12…ソース電板

13…ドレイン電板

14…ゲート酸化原

15…ゲート酸化膜

20…チャネル領域


100…支持基板

101…舱梯厝


102 ··· S i 學結晶層

出版人 富士 通 株式 会 社 代理人 弁理士 北 - 野 - 好 - 人


1 ---- 薄膜50I 基板 2 ---- 素子分離複 7 ---- 固定電荷 9 ---- ゲート電極 10 ---- ソース領域 11 ---- ドレイン領域 10 ---- 支持基板 11 ---- ドレイン領域 10 ---- 免録層 12 ---- ソース電極 10 2 ---- S:単結晶層




本発明の第1の実施例による半導体装置を示す図 第 1 図




本発明の第1の実施例による半導体接電の製造方法を示す図 第2図



本発明の第2の実施例による半導体装置の製造方法を示す図 第 3 図



従来の薄膜 SOI 茎板を示す図 第 4 図



SOI 基板の厚さに対する閾値電圧の特性を示す図 第16 図

SOI 基板の序を(Å)

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

03672068

Image available

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.:

04-037168 [JP 4037168 A]

PUBLISHED:

February 07, 1992 (19920207)

INVENTOR(s): MATSUTANI TAKESHI

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

02-143648 [JP 90143648]

FILED:

June 01, 1990 (19900601)

INTL CLASS:

[5] H01L-029/784; H01L-021/76; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 1205, Vol. 16, No. 221, Pg. 29, May

22, 1992 (19920522)

ABSTRACT

PURPOSE: To make it possible to obtain an enhancement type thin film SOI device having an n-type polysilicon gate by allowing a gate electrode to have a higher Fermi level then semiconductor surface in structure and a gate insulation film to have a negative fixed charge, and setting an n-type MOS transistor to an enhancement type.

CONSTITUTION: After having formed a device isolation layer 2 on a thin film SOI substrate 1 on a support board 100, gate oxidation is carried out so that a gate oxide film 3 may be formed. Resist is patterned so that only an n-channel MOS formation region N may be exposed and submerged in an Al aqueous solution 6. Then, the resist is peeled off and heat-treated so that a negative fixed charge 7 induced by Al may be formed on the oxide film 3 of an NMOS region N. After the formation, an n-type polysilicon is adapted to grow and then patterned where a gate electrode 9 is formed on gate oxide films 14 and 15. Then, the impurities are ionized so that an n(sup +) layer of a source region 10 and a drain region 11 may be formed in a NMOS region N thereby forming a p(sup +) layer of the source region 10 and the drain region 11 in a PMOS region P.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008966217

Image available

WPI Acc No: 1992-093486/199212

XRPX Acc No: N92-069927

Enhancement type semiconductor device - has gate electrode having Fermi

level higher than semiconductor surface and has gate isolation layer

NoAbstract Dwg 1/6

Patent Assignee: FUJITSU LTD (FUIT)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 4037168 A 19920207 JP 90143648 A 19900601 199212 B

Priority Applications (No Type Date): JP 90143648 A 19900601

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4037168 A 8

Title Terms: ENHANCE; TYPE; SEMICONDUCTOR; DEVICE; GATE; ELECTRODE; FERMI; LEVEL; HIGH; SEMICONDUCTOR; SURFACE; GATE; ISOLATE; LAYER;

NOABSTRACT

Derwent Class: R46; U11; U13

International Patent Class (Additional): H01L-021/76; H01L-027/12;

H01L-029/78 File Segment: EPI